我整理的PCB设计经验，请大家补充

一、PCB布局
模拟电路和数字电路在元件布局和布线方法上有许多相同和不同之处。模拟电路中，由于放大器的存在，由布线产生的极小噪声电压，都会引起输出信号的严重失真；在数字电路中，TTL噪声容限为0.4V～0.6V, CMOS噪声容限为(0.3～0.45)Vcc,故数字电路具有较强的抗干扰的能力。良好的电源和地总线方式的合理选择是电路可靠工作的重要保证，相当多的干扰源是通过电源和地线产生的，其中地线引起的噪声干扰最大。
1、PCB布局时要注意：
(1) 按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。
　　(2) 尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。
　　(3) 某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。
　　(4) 对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑结构要求。若是机内调节，应放在印制板上方便于调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。
　　(5 )位于电路板边缘的元器件，离电路板边缘一般不小于2mm，这是由于在大批量生产的流水线插件和进行波峰焊时，要提供给导轨槽使用，同时也为了防止由于外形加工引起边缘部分的缺损，留出PCB固定螺丝的位置。
二、PCB布线
主要是从电磁场兼容性、抗干扰的角度，走线短，交叉少，电源，地的路径及去耦等方面考虑。
1、布线的基本原则:
1.1同一级电路的接地点应尽量靠近，并且本级电路的电源滤波电容也应接在该级接地点上。特别是本级晶体管基极、发射极的接地点不能离得太远，否则因两个接地点间的铜箔太长会引起干扰与自激，采用“一点接地法”的电路，工作较稳定，不易自激。
1.2总地线必须严格按高频－中频－低频一级级地按弱电到强电的顺序排列原则，级与级间宁肯可接线长点，也要遵守这一规定。
1.3强电流引线（公共地线，功放电源引线等）应尽可能宽些，以降低布线电阻及其电压降，可减小寄生耦合而产生的自激。
1.4阻抗高的走线尽量短，阻抗低的走线可长一些，因为阻抗高的走线容易吸收信号，引起电路不稳定。电源线、地线、无反馈元件的基极走线、发射极引线等均属低阻抗走线。
1.5要有合理的走向：如输入/输出，交流/直流，强/弱信号，高频/低频，高压/低压等,它们的走向应该是呈线形的(或分离)，不得相互交融。对于直 流，小信号，低电压PCB设计的要求可以低些。输入端与输出端的边线应避免相邻平行， 以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。　　
1.6标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数，如：0.05英寸、0.025英寸、0.02英寸等。
1.7导线拐弯也不得采用直角。设计中应尽量减少过孔。
1.8印制导线的宽度：对于集成电路，尤其是数字电路，通常选0.02~0.3mm导线宽度,最小不宜小于0.2mm，在高密度印制线路中，导线宽度和间 距一般可取0.3mm；导线宽度在大电流情况下还要考虑其温升，单面板实验表明，当铜箔厚度为50μm、导线宽度1～1.5mm、通过电流2A时，温升很 小，因此，一般选用1～1.5mm宽度导线就可能满足设计要求而不致引起温升；在DIP封装的IC脚间走线，当两脚间通过2根线时，焊盘直径可设为 50mil、线宽与线距都为10mil，当两脚间只通过1根线时，焊盘直径可设为64mil、线宽与线距都为12mil。
1.9多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。
2、地线设计的原则；
现在有许多PCB是由数字电路和模拟电路混合构成的。数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件， 对地线来说，整个PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连， 只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定
2.1尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达 0.05～0.07mm,电源线为1.2～2.5 mm，可能的话，使用大于2～3mm的线条，这点在带有微处理器的电路中尤为重要，因为当地线过细时，由于流过的电流的变化，地电位变动，微处理器定时信 号的电平不稳，会使噪声容限劣化；因此应尽量将接地线加粗.
2.2把印制板上没被用上的地方都与地相连接作为地线用。一是散热；二是用来减小干扰。但在使用大面积敷铜时，应将其设计成网状。
2.3 信号线布在电（地）层上
在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会增加成本也会给布线增加一定的工作量，为解决此矛盾，可考虑在电（地）层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地层的完整性。
2.4对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用)，低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而粗，高频元件周围尽量用栅格状大面积地箔
3、退藕电容配置
一般在原理图中仅画出若干电源滤波/退耦电容，但未指出它们各自应接于何处。其实这些电容是为开关器件(门电路)或其它需要滤波/退耦的件而设置的，布置 这些电容就应尽量靠近这些元部件，离得太远就没有作用了。有趣的是，当电源滤波/退耦电容布置的合理时，接地点的问题就显得不那么明显。在贴片器件的退耦 电容最好在布在板子另一面的器件肚子位置，电源和地要先过电容，再进芯片。退藕电容的一般配置原则是：

　 3.1电源输入端跨接10~100uf的电解电容器。如有可能，接100uF以上的更好。
　 3.2原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1~10pF的钽电容。
　 3.3对于抗噪能力弱、关断时电源变化大的器件，如RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入退藕电容。
　 3.4电容引线不能太长，尤其是高频旁路电容不能有引线。此外，还应注意以下两点：
　　3.4.1在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电，必须采用RC电路来吸收放电电流。一般R取1~2K，C取2.2~47UF。
　 3.4.2 CMOS的输入阻抗很高，易受感应，因此在使用时对不用端要接地或接正电源。
三、焊盘
1、焊盘的内孔要比器件引线直径稍大一些。
焊盘的内孔一般不小于0.6mm，因为小于0.6mm的孔开模冲孔时不易加工，通常情况下以金属引脚直径值加上0.2mm作为焊盘内孔直径，如电阻的金属引脚直径为0.5mm时，其焊盘内孔直径对应为0.7mm，焊盘直径取决于内孔直径，如下表：

孔直径d    0.4    0.5    0.6    0.8    1.0    1.2    1.6    2.0
焊盘直径D    1.5    1.5    2    2.5    3.0    3.5    4
1.1当焊盘直径为1.5mm时，为了增加焊盘抗剥强度，可采用长不小于1.5mm，宽为1.5mm和长圆形焊盘，此种焊盘在集成电路引脚焊盘中最常见。
1.2 对于超出上表范围的焊盘直径可用下列公式选取：
直径小于0.4mm的孔：D／d＝1.5～3
直径大于2mm的孔：D／d＝1.5～2
* - 本贴最后修改时间：2005-4-5 22:35:09 修改者：sirliu