可编程逻辑器件设计技巧

	竞赛：\| 全国大学生数模竞赛 \| 全国研究生数模竞赛 \| 全国大学生电工数模竞赛 \| 美国"MCM/ICM" 竞赛 \| 资讯：\| 数学理论 \| 交叉学科 \| 基础教育 \| 考研数学 \| 学术动态 \| 编程交流 \| 网络安全 \| 经验技巧 \| 下载：\| 数学篇 \| 算法篇 \| 建模篇 \| 编程篇 \| 数据篇 \| 软件篇 \| 考研篇 \| 交叉学科 \| 视频：\| 大学数学 \| 大学英语 \| 计算机 \| 法律课程 \| 政治课程 \| 经济管理 \| 数学建模 \| 高考数学 \| 功能：\| 矩阵论坛 \| 学校协会 \| 挑战赛 \| 人才招聘 \| 数学问吧 \| "MC"理工浏览器 \| "MCQ"即时通讯 \|
			会员中心
			社区论坛
			加入收藏
			联系我们

您现在的位置：数学中国 >> 资讯无限 >> 科技时代 >> IT前沿 >> 正文


	【字体：小大】		热 ★★★

可编程逻辑器件设计技巧

作者：simbazms 文章来源：本站原创点击数：更新时间：2006-3-7

用MaxplusII 软件设计完后, 用Delay Matrix查看延迟时间. 由于内部触发器的时钟信号用了一个输出引脚的信号, 譬如将一引脚ClkOut定义为Buffer, Clkout是一时钟信号, 然后反馈到内部逻辑, 内部逻辑用此信号作为时钟信号, 但用Delay Matrix, 却查看不到一些信号相应于ClkOut的延迟, 因为ClkOut是一Output引脚, 在Delay Matrix source 一栏中没有ClkOut信号, 如何解决这个问题？

答：这种做法在逻辑设计中称为GATE CLOCK, 所谓GATE CLOCK就是将设计中的组合逻辑结果拿来做时钟信号, 这是一种异步逻辑设计.

现在都推荐使用同步逻辑设计方法. 可以将该信号(CLKOUT)拿来作使能信号, 即ENABLE信号, 而时钟信号还是采用原来的统一时钟, 使设计用尽量少的同步时钟, 这样一来就还是用DELAY MATRIX来分析原有的时钟.

文章录入：simbazms 责任编辑：madio

上一篇文章：微软IE7更新,即将推出测试版2

下一篇文章：基于快速Cholesky分解的线性联合检测算法的比较

【发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口】


	推荐文章


	热门文章

费马小定理

中的一个定理。其内容为假如a是一个整数，p是一个质数的话，那……


	相关文章

计算机仿真